SF32LB52芯片硬件设计指南¶

（本开发板目前供内部试用，未来将经修改完善后将对外发布）

基本介绍¶

本文的主要目的是帮助开发人员完成基于SF32LB52X系列芯片的手表方案开发。本文重点介绍方案开发过程中的硬件设计相关注意事项，尽可能的减少开发人员工作量，缩短产品的上市周期。

SF32LB52X是一系列用于超低功耗人工智能物联网（AIoT）场景下的高集成度、高性能MCU芯片。芯片采用了基于Arm Cortex-M33 STAR-MC1处理器的大小核架构，集成高性能2D/2.5D图形引擎，人工智能神经网络加速器，双模蓝牙5.3，以及音频CODEC，可广泛用于腕带类可穿戴电子设备、智能移动终端、智能家居等各种应用场景。

注意

SF32LB52X是SF32LB52系列的常规供电版本，供电电压为2.97~3.63V，不支持充电，具体包含如下型号：
SF32LB52BU36，合封1MB QSPI-NOR Flash
SF32LB52EUB6，合封4MB OPI-PSRAM
SF32LB52GUC6，合封8MB OPI-PSRAM
SF32LB52JUD6，合封16MB OPI-PSRAM

处理器外设资源如下：

45x GPIO
3x UART
4x I2C
2x GPTIM
2x SPI
1x I2S音频接口
1x SDIO 存储接口
1x PDM音频接口
1x 差分模拟音频输出
1x 单端模拟音频输入
支持单/双/四数据线SPI显示接口，支持串行JDI模式显示接口
支持带GRAM和不带GRAM的两种显示屏
支持UART下载和软件调试

封装¶

表 3 封装信息表¶
封装名称	尺寸	管脚间距
QFN68L	7x7x0.85 mm	0.35 mm

../_images/sf32lb52X-B-package-layout.png — 图 7 SF32LB52X QFN68L 管脚分布¶

典型应用方案¶

图 8是典型的SF32LB52A/52D运动手表组成框图，主要功能有显示、存储、传感器、震动马达和音频输入和输出。

../_images/sf32lb52X-B-watch-app-diagram-52X.png — 图 8 SF32LB52A/52D运动手表组成框图¶

备注

大小核双CPU架构，同时兼顾高性能和低功耗设计要求
片内集成充电管理和PMU模块
支持QSPI接口的TFT或AMOLED显示屏，最高支持512*512分辨率
支持PWM背光控制
支持外接QSPI Nor/Nand Flash和SD Nand Flash存储芯片
支持双模蓝牙5.3
支持模拟音频输入
支持模拟音频输出
支持PWM震动马达控制
支持SPI/I2C接口的加速度/地磁/陀螺仪传感器
支持SPI/I2C接口的心率/血氧/心电图/地磁传感器
支持UART调试打印接口和烧写工具
支持蓝牙HCI调试接口
支持产线一拖多程序烧录
支持产线校准晶体功能
支持OTA在线升级功能

原理图设计指导¶

电源¶

处理器供电要求¶

表 4 电源供电要求¶
电源管脚	最小电压(V)	典型电压(V)	最大电压(V)	最大电流(mA)	详细描述
PVDD	2.97	3.3	3.63	150	PVDD系统电源输入，接10uF电容
BUCK_LX	-	1.25	-	50	BUCK输出脚，接4.7uH电感
BUCK_FB	-	1.25	-	50	BUCK反馈和内部电源输入脚，接电感另一端，且外接4.7uF电容
VDD_VOUT1	-	1.1	-	50	内部LDO，外接4.7uF电容
VDD_VOUT2	-	0.9	-	20	内部LDO，外接4.7uF电容
VDD_RET	-	0.9	-	1	内部LDO，外接0.47uF电容
VDD_RTC	-	1.1	-	1	内部LDO，外接1uF电容
VDDIOA	1.71	1.8/3.3	3.63	-	GPIO电源输入，外接1uF电容
AVDD33	2.97	3.3	3.63	100	3.3V模拟电源输入，外接4.7uF电容
AVDD33_AUD	2.97	3.3	3.63	50	3.3V音频电源输入，外接2.2uF电容
VDD_SIP	1.71	1.8/3.3	3.63	30	内部LDO，或者外部电源输入⁽¹⁾ ，外接1uF电容
AVDD_BRF	2.97	3.3	3.63	100	模拟电源输入，外接4.7uF电容
MIC_BIAS	1.4	-	2.8	-	MIC电源输出，外接1uF电容

备注

⁽¹⁾

SF32LB52BU36，需要外供1.8V或3.3V
SF32LB52BU56，需要外供3.3V
SF32LB52E/G/JUx6，PVDD=1.8V时，内部LDO无法使用，需要外供1.8V；PVDD=3.3V时，内部LDO直接供电，无需外供

重要

系统使用Hibernate mode时，VDD_SIP供电要关闭，否则合封存储的I/O上会有漏电风险。VDD_SIP的电源控制信号请使用专用的PA21引脚。

处理器BUCK电感选择要求¶

功率电感关键参数

重要

L(电感值) = 4.7uH ± 20%，DCR(直流阻抗) ≦ 0.4 ohm，Isat(饱和电流) ≧ 450mA。

如何降低待机功耗¶

为了满足手表产品的长续航要求，建议硬件设计上利用负载开关对各个功能模块进行动态电源管理；如果是常开的模块或通路，选择合适的器件以降低静态电流。

设计时要注意控制电源开关的GPIO管脚的硬件默认状态，同时增加M级阻值的上下拉电阻，保证负载开关默认关闭。

电源器件选型上，LDO和Load Switch 芯片要选择静态电流Iq和关断电流Istb都小的器件，特别是常开的电源芯片一定要关注下Iq参数。

处理器工作模式及唤醒源¶

表 5 CPU Mode Table¶
工作模式	CPU	外设	SRAM	IO	LPTIM	唤醒源	唤醒时间
Active	Run	Run	可访问	可翻转	Run	-	-
Sleep	Stop	Run	可访问	可翻转	Run	任意中断	<0.5us
DeepSleep	Stop	Stop	不可访问，全保留	电平保持	Run	RTC，唤醒IO，GPIO，LPTIM，蓝牙	250us
Standby	Reset	Reset	不可访问，全保留	电平保持	Run	RTC，唤醒IO，LPTIM，蓝牙	1ms
Hibernate	Reset	Reset	不可访问，不保留	高阻	Reset	RTC，唤醒IO	>2ms

表 6 Interrupt wake up source Table¶
中断源	管脚	详细描述
LWKUP_PIN0	PA24	中断信号0
LWKUP_PIN1	PA25	中断信号1
LWKUP_PIN2	PA26	中断信号2
LWKUP_PIN3	PA27	中断信号3
LWKUP_PIN10	PA34	中断信号10
LWKUP_PIN11	PA35	中断信号11
LWKUP_PIN12	PA36	中断信号12
LWKUP_PIN13	PA37	中断信号13
LWKUP_PIN14	PA38	中断信号14
LWKUP_PIN15	PA39	中断信号15
LWKUP_PIN16	PA40	中断信号16
LWKUP_PIN17	PA41	中断信号17
LWKUP_PIN18	PA42	中断信号18
LWKUP_PIN19	PA43	中断信号19
LWKUP_PIN20	PA44	中断信号20

时钟¶

芯片需要外部提供2个时钟源，48MHz主晶体和32.768KHz RTC晶体，晶体的具体规格要求和选型如下：

重要

表 7 晶体规格要求¶
晶体	晶体规格要求	详细描述
48MHz	CL≦12pF（推荐值7pF）△F/F0≦±10ppmESR≦30 ohms（推荐值22ohms）	晶振功耗和CL,ESR相关,CL和ESR越小功耗越低，为了最佳功耗性能，建议采用推荐值CL≦7pF，ESR≦22 ohms.晶体旁边预留并联匹配电容,当CL<9pF时，无需焊接电容
32.768KHz	CL≦12.5pF（推荐值7pF）△F/F0≦±20ppm ESR≦80k ohms（推荐值38Kohms）	晶振功耗和CL,ESR相关,CL和ESR越小功耗越低，为了最佳功耗性能，建议采用推荐值CL≦9pF，ESR≦40K ohms.晶体旁边预留并联匹配电容,当CL<12.5pF时，无需焊接电容

表 8 推荐晶体列表¶
型号	厂家	参数
E1SB48E001G00E	Hosonic	F0 = 48.000000MHz，△F/F0 = -6 ~ 8 ppm，CL = 8.8 pF，ESR = 22 ohms Max TOPR = -30 ~ 85℃，Package =（2016 公制）
ETST00327000LE	Hosonic	F0 = 32.768KHz，△F/F0 = -20 ~ 20 ppm，CL = 7 pF，ESR = 70K ohms Max TOPR = -40 ~ 85℃，Package =（3215 公制）
SX20Y048000B31T-8.8	TKD	F0 = 48.000000MHz，△F/F0 = -10 ~ 10 ppm，CL = 8.8 pF，ESR = 40 ohms Max TOPR = -20 ~ 75℃，Package =（2016 公制）
SF32K32768D71T01	TKD	F0 = 32.768KHz，△F/F0 = -20 ~ 20 ppm，CL = 7 pF，ESR = 70K ohms Max TOPR = -40 ~ 85℃，Package =（3215 公制）

射频¶

射频走线要求为50ohms特征阻抗。如果天线是匹配好的，射频上无需再增加额外器件。设计时建议预留π型匹配网络用来杂散滤波或天线匹配。请参考图 9所示。

../_images/sf32lb52X-B-rf-diagram.png — 图 9 射频电路图¶

显示¶

芯片支持3-Line SPI、4-Line SPI、Dual data SPI、Quad data SPI和串行JDI 接口。支持16.7M-colors（RGB888）、262K-colors（RGB666）、65K-colors（RGB565）和 8-color（RGB111）Color depth模式。最高支持512RGBx512分辨率。

SPI/QSPI显示接口¶

芯片支持 3/4-wire SPI和Quad-SPI 接口来连接LCD显示屏，各信号描述如表 9所示。

表 9 SPI/QSPI 信号连接方式¶
spi信号	管脚	详细描述
CSx	PA03	使能信号
WRx_SCL	PA04	时钟信号
DCx	PA06	4-wire SPI 模式下的数据/命令信号Quad-SPI 模式下的数据1
SDI_RDx	PA05	3/4-wire SPI 模式下的数据输入信号Quad-SPI 模式下的数据0
SDO	PA05	3/4-wire SPI 模式下的数据输出信号请和SDI_RDX短接到一起
D[0]	PA07	Quad-SPI 模式下的数据2
D[1]	PA08	Quad-SPI 模式下的数据3
RESET	PA00	复位显示屏信号
TE	PA02	Tearing effect to MCU frame signal

JDI显示接口¶

芯片支持并行JDI接口来连接LCD显示屏，如表 10所示。

表 10 并行JDI屏信号连接方式¶
spi信号	管脚	详细描述
CSx	PA03	使能信号
WRx_SCL	PA04	时钟信号
DCx	PA06	4-wire SPI 模式下的数据/命令信号Quad-SPI 模式下的数据1
SDI_RDx	PA05	3/4-wire SPI 模式下的数据输入信号Quad-SPI 模式下的数据0
SDO	PA05	3/4-wire SPI 模式下的数据输出信号请和SDI_RDX短接到一起
D[0]	PA07	Quad-SPI 模式下的数据2
D[1]	PA08	Quad-SPI 模式下的数据3
RESET	PA00	复位显示屏信号
TE	PA02	Tearing effect to MCU frame signal

触摸和背光接口¶

芯片支持I2C格式的触摸屏控制接口和触摸状态中断输入，同时支持1路PWM信号来控制背光电源的使能和亮度，如表 {number}所示。

表 11 触摸和背光控制连接方式¶
spi信号	管脚	详细描述
CSx	PA03	使能信号
WRx_SCL	PA04	时钟信号
DCx	PA06	4-wire SPI 模式下的数据/命令信号Quad-SPI 模式下的数据1
SDI_RDx	PA05	3/4-wire SPI 模式下的数据输入信号Quad-SPI 模式下的数据0
SDO	PA05	3/4-wire SPI 模式下的数据输出信号请和SDI_RDX短接到一起
D[0]	PA07	Quad-SPI 模式下的数据2
D[1]	PA08	Quad-SPI 模式下的数据3
RESET	PA00	复位显示屏信号
TE	PA02	Tearing effect to MCU frame signal

存储¶

存储器连接接口描述¶

芯片支持外挂SPI Nor Flash、SPI NAND Flash、SD NAND Flash和eMMC 四种存储介质。SPI Nor Flash和SPI NAND Flash的接口定义如表 12所示，SD NAND Flash和eMMC的接口定义如表 13所示

表 12 SPI Nor/Nand Flash信号连接¶
spi信号	管脚	详细描述
CSx	PA03	使能信号
WRx_SCL	PA04	时钟信号
DCx	PA06	4-wire SPI 模式下的数据/命令信号Quad-SPI 模式下的数据1
SDI_RDx	PA05	3/4-wire SPI 模式下的数据输入信号Quad-SPI 模式下的数据0
SDO	PA05	3/4-wire SPI 模式下的数据输出信号请和SDI_RDX短接到一起
D[0]	PA07	Quad-SPI 模式下的数据2
D[1]	PA08	Quad-SPI 模式下的数据3
RESET	PA00	复位显示屏信号
TE	PA02	Tearing effect to MCU frame signal

表 13 SD Nand Flash和eMMC信号连接¶
spi信号	管脚	详细描述
CSx	PA03	使能信号
WRx_SCL	PA04	时钟信号
DCx	PA06	4-wire SPI 模式下的数据/命令信号Quad-SPI 模式下的数据1
SDI_RDx	PA05	3/4-wire SPI 模式下的数据输入信号Quad-SPI 模式下的数据0
SDO	PA05	3/4-wire SPI 模式下的数据输出信号请和SDI_RDX短接到一起
D[0]	PA07	Quad-SPI 模式下的数据2
D[1]	PA08	Quad-SPI 模式下的数据3
RESET	PA00	复位显示屏信号
TE	PA02	Tearing effect to MCU frame signal

启动设置¶

芯片支持内部合封Spi Nor Flash、外挂Spi Nor Flash、外挂Spi Nand Flash、外挂SD Nand Flash和外挂eMMC启动。其中：

SF32LB52AUx6 内部合封有flash，默认从内部合封flash启动
SF32LB52D/F/HUx6 内部合封psram，必须从外挂的存储介质启动

表 14 启动选项设置¶
Bootstrap[1] (PA13)	Bootstrap[0] (PA17)	Boot From ext memory
L	L	Spi Nor Flash
L	H	Spi Nand Flash
H	L	SD Nand Flash
H	H	eMMC

启动存储介质电源控制¶

芯片支持对启动存储介质的电源开关控制，以降低关机功耗。电源开关的使能管脚必须使用PA21来控制，开关的使能电平要求是[高打开，低关闭]。

重要

SF32LB52AUx6 内部合封有flash，请给VDD_SIP加电源开关。
SF32LB52D/F/HUx6 内部合封psram，如果PVDD=3.3V，且VDD_SIP使用内部LDO供电，VDD_SIP可以不加电源开关；如果PVDD=1.8V，VDD_SIP要加电源开关。
外供存储介质的电源独立于VDD_SIP，单独增加电源开关。
所有和启动有关的存储器的电源开关的使能脚必须用PA21控制。

按键¶

开关机按键¶

芯片的PA34支持长按复位功能，可以设计成按键，实现开关机+长按复位功能。PA34的长按复位功能要求高电平有效，所以设计成默认下拉为低，按键按下后电平为高，如图 10所示。

../_images/sf32lb52X-B-PWKEY.png — 图 10 开关机按键电路图¶

普通GPIO按键¶

机械旋钮按键¶

振动马达¶

芯片支持PWM输出来控制振动马达。推荐电路如图 11所示。

../_images/sf32lb52X-B-VIB.png — 图 11 振动马达电路图¶

音频接口¶

芯片的音频相关接口，如表4-16所示，音频接口信号有以下特点：

支持一路单端ADC输入，外接模拟MIC，中间需要加容值至少2.2uF的隔直电容，模拟MIC的电源接芯片MIC_BIAS电源输出脚；
支持一路差分DAC输出，外接模拟音频PA， DAC输出的走线，按照差分线走线，做好包地屏蔽处理，还需要注意：Trace Capacitor < 10pF, Length < 2cm。

表 15 音频信号连接方式¶
音频信号	管脚	详细描述
BIAS	MIC_BIAS	麦克风电源
AU_ADC1P	ADCP	单端模拟MIC输入
AU_DAC1P	DACP	差分模拟输出P
AU_DAC1N	DACN	差分模拟输出N

模拟MEMS MIC推荐电路如图 12所示，模拟ECM MIC 单端推荐电路如图 13所示，其中MEMS_MIC_ADC_IN和ECM_MIC_ADC_IN连接到SF32LB52X的ADCP输入管脚。

../_images/sf32lb52X-B-MEMS-MIC.png — 图 12 模拟MEMS MIC单端输入电路图¶

../_images/sf32lb52X-B-ECM-MIC.png — 图 13 模拟ECM单端输入电路图¶

模拟音频输出推荐电路如图 14所示，注意虚线框内的差分低通滤波器要靠近芯片端放置。

../_images/sf32lb52X-B-DAC-PA.png — 图 14 模拟音频PA电路图¶

传感器¶

芯片支持心率、加速度和地磁等传感器。传感器的供电电源，选择Iq比较小的Load Switch来进行电源的开关控制。

UART和I2C管脚设置¶

芯片支持任意管脚UART和I2C功能映射，所有的PA接口都可以映射成UART或I2C功能管脚。

GPTIM管脚设置¶

芯片支持任意管脚GPTIM功能映射，所有的PA接口都可以映射成GPTIM功能管脚。

调试和下载接口¶

芯片支持DBG_UART接口用于下载和调试，通过3.3V接口的UART转USB Dongle板接PC机。芯片可以通过DBG_UART进行调试信息输出，具体请参考表{number} <sf32lb52x-B-P-JDI-LCD-table>

表 16 调试口连接方式¶
DBG信号	管脚	详细描述
DBG_UART_RXD	PA18	Debug UART 接收
DBG_UART_TXD	PA19	Debug UART 发送

产线烧录和晶体校准¶

思澈科技提供脱机下载器来完成产线程序的烧录和晶体校准，硬件设计时，请注意至少预留测试点：PVDD、GND、AVDD33、DB_UART_RXD、DB_UART_RXD，PA01。

详细的烧录和晶体校准见“**_脱机下载器使用指南.pdf”文档，包含在开发资料包中。

原理图和PCB图纸检查列表¶

见“Schematic checklist.xlsx”和“PCB checklist.xlsx”文档，包含在开发资料包中。

PCB设计指导¶

PCB封装设计¶

SF32LB52X系列芯片的QFN68L封装，封装尺寸：7mmX7mmx0.85mm；管脚数：68；PIN 间距：0.35mm。详细尺寸如图 15所示。

../_images/sf32lb52X-B-QFN68L-POD.png — 图 15 QFN68L封装尺寸图¶

../_images/sf32lb52X-B-QFN68L-SHAPE.png — 图 16 QFN68L封装形状图¶

../_images/sf32lb52X-B-QFN68L-REF.png — 图 17 QFN68L封装PCB焊盘设计参考图¶

PCB叠层设计¶

SF32LB52X系列芯片布局支持单双面，QFN封装 PCB支持PTH，推荐采用4层PTH，推荐参考叠层结构如图 18所示。

../_images/sf32lb52X-B-PCB-STACK.png — 图 18 参考叠层结构图¶

PCB通用设计规则¶

PTH 板PCB通用设计规则如图 19所示。

../_images/sf32lb52X-B-PCB-RULE.png — 图 19 通用设计规则¶

PCB走线扇出¶

QFN封装扇出所有管脚全部通过表层扇出，如图 20所示

../_images/sf32lb52X-B-PCB-FANOUT.png — 图 20 表层扇出参考图¶

时钟接口走线¶

晶体需摆放在屏蔽罩里面，离PCB板框间距大于1mm,尽量远离发热大的器件，如PA，Charge，PMU等电路器件，距离最好大于5mm以上，避免影响晶体频偏，晶体电路禁布区间距大于0.25mm避免有其它金属和器件，如图 21所示。

../_images/sf32lb52X-B-PCB-CRYSTAL.png — 图 21 晶体布局图¶

48MHz晶体走线建议走表层长度要求控制在3-10mm区间,线宽0.1mm,必须立体包地处理，并且其走线需远离VBAT，DC/DC及高速信号线。48MHz晶体区域下方表层及临层做禁空处理，禁止其它走线从其区域走，如图 22，图 23，图 24所示。

../_images/sf32lb52X-B-PCB-48M-SCH.png — 图 22 48MHz晶体原理图¶

../_images/sf32lb52X-B-PCB-48M-MOD.png — 图 23 48MHz晶体走线模型¶

../_images/sf32lb52X-B-PCB-48M-ROUTE-REF.png — 图 24 48MHz晶体走线参考¶

32.768KHz晶体建议走表层，走线长度控制≤10mm,线宽0.1mm,32K_XI/32_XO平行走线间距≥0.15mm,必须立体包地处理，晶体区域下方表层及临层做禁空处理，禁止其它走线从其区域走，如图 25，图 26，图 27所示。

../_images/sf32lb52X-B-PCB-32K-SCH.png — 图 25 32.768KHz晶体原理图¶

../_images/sf32lb52X-B-PCB-32K-MOD.png — 图 26 32.768KHz晶体走线模型¶

../_images/sf32lb52X-B-PCB-32K-ROUTE-REF.png — 图 27 32.768KHz晶体走线参考¶

射频接口走线¶

射频匹配电路要尽量靠近芯片端放置，不要靠近天线端放置，AVDD_BRF射频电源其滤波电容尽量靠近芯片管脚放置，电容接地PIN脚打孔直接接主地，RF信号的π型网络的原理图和PCB分别如图 28，图 29所示。

../_images/sf32lb52X-B-SCH-RF.png — 图 28 π型网络以及电源电路原理图¶

../_images/sf32lb52X-B-PCB-RF.png — 图 29 π型网络以及电源PCB布局¶

射频线建议走表层，避免打孔穿层影响RF 性能，线宽最好大于10mil，需要立体包地处理，避免走锐角和直角，射频线两边多打屏蔽地孔，射频线需做50欧阻抗控制，如图 {number}，图 30所示。 ``{figure} assets/sf32lb52X-B-SCH-RF-2.png

align:: center
scale:: 90%
name:: sf32lb52X-B-SCH-RF-2 RF信号电路原理图

../_images/sf32lb52X-B-PCB-RF-ROUTE.png — 图 30 RF信号PCB走线图¶

音频接口走线¶

AVDD33_AUD为音频接口供电的管脚，其滤波电容靠近其对应管脚放置，滤波电容接地脚良好接主地，MIC_BIAS为音频接口麦克风的供电电路，其对应滤波电容靠近对应管脚放置，滤波电容接地脚良好接主地，AUD_VREF滤波电容靠近管脚放置，如图 31，图 32所示。

../_images/sf32lb52X-B-SCH-AUDIO-PWR.png — 图 31 音频电路电源原理图¶

../_images/sf32lb52X-B-PCB-AUDIO-PWR.png — 图 32 音频电路电源滤波电路PCB设计¶

ADCP模拟信号输入，对应电路器件尽量靠近对应管脚放置，走线线长尽量短，走线做立体包地处理，其它接口强干扰信号，远离其走线，如图 33，图 34所示。

../_images/sf32lb52X-B-SCH-AUDIO-ADC.png — 图 33 模拟音频输入原理图¶

../_images/sf32lb52X-B-PCB-AUDIO-ADC.png — 图 34 模拟音频输入PCB设计¶

DACP/DACN 为模拟信号输出，对应电路器件尽量靠近对应管脚放置，每一路P/N需要按照差分线形式走线，走线线长尽量短，走线寄生电容小于10pf, ,差分对走线需做立体包地处理，其它接口强干扰信号，远离其走线，如图 35，图 36所示。

../_images/sf32lb52X-B-SCH-AUDIO-DAC.png — 图 35 模拟音频输出原理图¶

../_images/sf32lb52X-B-PCB-AUDIO-DAC.png — 图 36 模拟音频输出PCB设计¶

USB接口走线¶

USB 走线必须先过ESD器件管脚，然后再到芯片端，要保证ESD 器件接地PIN 良好连接主地，PA35(USB DP)/PA36(USB_DN) 按照差分线形式走线，按照90欧差分阻抗控制，并做立体包处理，如图图 37，图 38，图 39，图 40所示。

../_images/sf32lb52X-B-SCH-USB.png — 图 37 USB信号原理图¶

../_images/sf32lb52X-B-PCB-USB.png — 图 38 USB信号PCB设计¶

../_images/sf32lb52X-B-PCB-USB-LAYOUT.png — 图 39 USB信号器件布局参考¶

../_images/sf32lb52X-B-PCB-USB-ROUTE.png — 图 40 USB信号走线模型¶

SDIO接口走线¶

SF32LB52X系列芯片提供1个SDIO接口，所有的SDIO信号走线在一起，避免分开走，整个走线长度≤50mm, 组内长度控制≤6mm。SDIO接口时钟信号需立体包地处理，DATA和CMD信号也需要包地处理，如图 41，图 42所示。

../_images/sf32lb52X-B-SCH-SDIO.png — 图 41 SDIO接口电路图¶

../_images/sf32lb52X-B-PCB-SDIO.png — 图 42 SDIO PCB走线模型¶

DCDC电路走线¶

DC-DC电路功率电感和滤波电容必须靠近芯片的管脚放置，BUCK_LX走线尽量短且粗，保证整个DC-DC电路回路电感小，所有的DC-DC输出滤波电容接地脚多打过孔连接到主地平面；BUCK_FB管脚反馈线不能太细，必须大于0.25mm,功率电感区域表层禁止铺铜，临层必须为完整的参考地，避免其它线从电感区域里走线，如图 43，图 44所示。

../_images/sf32lb52X-B-SCH-DCDC.png — 图 43 模拟音频输出原理图¶

../_images/sf32lb52X-B-PCB-DCDC.png — 图 44 模拟音频输出PCB设计¶

电源供电走线¶

PVDD为芯片内置PMU模块电源输入脚，对应的电容必须靠近管脚放置，走线尽量的粗，不能低于0.4mm，如图 45所示。

../_images/sf32lb52X-B-PCB-PMU.png — 图 45 PVDD电源走线图¶

AVDD33、VDDIOA、VDD_SIP、AVDD33_AUD和AVDD_BRF等管脚滤波电容靠近对应的管脚放置，其走线宽必须满足输入电流要求，走线尽量短粗，从而减少电源纹波提高系统稳定性。

其它接口走线¶

管脚配置为GPADC 管脚信号，必须要求立体包地处理，远离其它干扰信号，如电池电量电路，温度检查电路等。

EMI&ESD¶

避免屏蔽罩外面表层长距离走线，特别是时钟、电源等干扰信号尽量走内层，禁止走表层。
ESD保护器件必须靠近连接器对应管脚放置，信号走线先过ESD保护器件管脚，避免信号分叉，没过ESD保护管脚。
ESD器件接地脚必须保证过孔连接主地，保证地焊盘走线短且粗，减少阻抗提高ESD器件性能。

修订历史¶

版本	日期	发布说明
0.0.1	01/2025	初始版本