SF32LB56xU-硬件设计指南

基本介绍

本文的主要目的是帮助开发人员完成基于SF32LB56xU系列芯片的手表方案开发。本文重点介绍方案开发过程中的硬件设计相关注意事项，尽可能的减少开发人员工作量，缩短产品的上市周期。

SF32LB56xU芯片是用于超低功耗人工智能物联网（AIoT）场景下的高集成度、高性能的系统级（SoC）MCU芯片。芯片创新地采用了基于ARM Core-M33 STAR处理器的大小核架构，同时集成了业界最高性能2.5D图形引擎，人工智能神经网络加速器，以及低功耗蓝牙5.3，可广泛用于腕带类可穿戴电子设备、智能移动终端、智能家居等各种应用场景。

SF32LB56xU芯片处理器外设资源如下：

  • 44个GPIO

  • 6x UART

  • 7x I2C

  • 5x GPTIM

  • 1x SPI

  • 1x I2S音频接口

  • 1x SDIO 存储接口

  • 1x差分模拟音频输出

  • 1x差分模拟音频输入

  • 支持单/双/四数据线SPI显示接口，支持串行JDI模式显示接口

  • 支持带GRAM和不带GRAM的两种显示屏

  • 支持SWD和UART下载和软件调试

封装

封装介绍

SF32LB56xU的封装信息如表2-1所示。

表2-1 封装信息列表

封装名称

尺寸

管脚间距

QFN68L

7x7x0.75 mm

0.35 mm

SF32LB56xU QFN68L封装

../_images/sf32lb56xU-ballmap.png
图2-1 SF32LB56xU QFN68L管脚分布



典型应用方案

图3-1是典型的运动手表组成框图，主要功能有显示、存储、传感器、震动马达和音频输入和输出。

../_images/sf32lb56xU-watch-app-diagram.png
图3-1 运动手表组成框图



备注

  • 大小核双CPU架构，同时兼顾高性能和低功耗设计要求

  • 外置充电管理芯片

  • 支持GPADC检测电池电压功能

  • 电源供电采用Buck，LDO以及Load Switch方案

  • 支持QSPI接口的TFT或AMOLED显示屏，最高支持1024*1024分辨率

  • 支持PWM背光控制

  • 支持外接QSPI接口的Nor Flash存储芯片

  • 支持外接QSPI接口的NAND Flash存储芯片

  • 支持外接SDIO接口的NAND Flash存储芯片

  • 支持蓝牙5.3通信

  • 支持模拟音频输入

  • 支持模拟音频输出

  • 支持PWM震动马达控制

  • 支持SPI/I2C接口的加速度/地磁/陀螺仪传感器

  • 支持I2C接口的心率/血氧/心电图传感器

  • 支持SEGGER J-Link SWD调试和烧写工具

  • 支持UART调试打印接口

  • 支持蓝牙 HCI调试接口

  • 支持产线一拖多程序烧录

  • 支持产线校准晶体功能

  • 支持OTA在线升级功能

原理图设计指导

电源

系列芯片内置有PMU单元，PVDD可以支持1.71~3.6V的电源输入。PMU支持1路Buck和多路LDO给芯片内部电路供电，各电源管脚的详细接法参考表4-1。

处理器供电要求

SF32LB56xU供电规格：

表4-1 PMU 供电规格

PMU电源管脚

最小电压(V)

典型电压(V)

最大电压(V)

最大电流(mA)

详细描述

PVDD

1.71

1.8

3.6

100

PVDD 电源输入

BUCK_LX BUCK_FB

-

1.25

-

100

BUCK_LX输出，接电感内部电源输入，接电感另一端，且外接电容

LDO1_VOUT

-

1.1

-

50

LDO1输出，外接电容

LDO2_VOUT

-

0.9

-

20

LDO2输出，外接电容

VDD_RET

-

0.9

-

1

RET LDO输出，外接电容

VDD_RTC

-

1.1

-

1

RTC LDO输出，外接电容

MIC_BIAS

1.4

-

2.8

-

MIC电源输出

AVDD33_ANA

3.15

3.3

3.45

50

模拟电源+射频PA电源输入

AVDD33_AUD

3.15

3.3

3.45

50

模拟音频电源

VDDIO1

1.71

1.8

2.0

-

内部大核合封存储器电源输入

VDDIO2

1.71

1.8

3.45

-

PA GPIO(PA5~11除外)电源输入

VDDIO3

1.71

1.8

3.45

-

PA5~11电源输入

VDDIO4

1.71

1.8

3.45

-

PB GPIO和内部小核合封Flash电源输入

SF32LB56xU系列芯片电源管脚外接电容推荐值如表4-2所示。

表4-2 电容推荐值

电源管脚

电容

详细描述

PVDD

0.1uF + 10uF

靠近管脚的地方至少放置10uF和0.1uF 共2颗电容.

BUCK_LX BUCK_FB

0.1uF + 4.7uF

靠近管脚的地方至少放置4.7uF和0.1uF 共2颗电容.

LDO1_VOUT

4.7uF

靠近管脚的地方至少放置1颗4.7uF电容.

LDO2_VOUT

4.7uF

靠近管脚的地方至少放置1颗4.7uF电容.

VDD_RET

0.47uF

靠近管脚的地方至少放置1颗0.47uF电容.

VDD_RTC

1uF

靠近管脚的地方至少放置1颗1uF电容.

AVDD33_ANA

4.7uF

靠近管脚的地方至少放置1颗4.7uF电容.

AVDD33_AUD

4.7uF

靠近管脚的地方至少放置1颗4.7uF颗电容.

MIC_BIAS

1uF

靠近管脚的地方至少放置1颗1uF电容.

VDDIO1

1uF

靠近管脚的地方至少放置1颗1uF电容.

VDDIO2

1uF

靠近管脚的地方至少放置1颗1uF电容.

VDDIO3

1uF

靠近管脚的地方至少放置1颗1uF电容.

VDDIO4

1uF

靠近管脚的地方至少放置1颗1uF电容.

思澈PMIC芯片电源分配

SF30147C是一款针对超低功耗可穿戴产品的高集成度、高效率、高性价比的电源管理芯片。SF30147C集成了1路高效率和低静态电流的BUCK，输出1.8V，最高提供500mA的驱动电流。SF30147C集成了4路低压差和低静态电流的LDO，输出2.8~3.3V，最大提供100mA的驱动电流。

SF30147C集成了7路低静态电流、低导通电阻负载开关。其中，2个高压负载开关，适用于电池电压直接驱动的外设，如音频功放等；5个低压开关，适用于1.8V供电的外设。

SF32LB56xU可以通过TWI接口和SF30147C通讯。SF30147C的各路电源输出使用情况请见表4-3所示，该芯片的详细情况请参见《DS0002-SF30147C-芯片技术规格书》文档。

表4-3 SF30147C电源分配表

SF30147C 电源管脚

最小电压(V)

最大电压(V)

最大电流(mA)

详细描述

VBUCK

1.8

1.8

500

SF32LB56xU的PVDD，VDDIOA，VDDIOA2，VDDIOB，VDDIOSA，VDDIOSB，VDDIOSC，AVDD_BRF等1.8V电源输入

LVSW1

1.8

1.8

100

1.8V供电输出

LVSW2

1.8

1.8

100

G-SENSOR 1.8V供电输入

LVSW3

1.8

1.8

150

心率 1.8V供电输入

LVSW4

1.8

1.8

150

LCD 1.8V供电输入

LVSW5

1.8

1.8

150

1.8V供电输出

LDO1

2.8

3.3

100

SF32LB56xU的AVDD33_ANA，AVDD33_AUD，VDDIOA2等3.3V电源输入

LDO2

2.8

3.3

100

Motor供电输入

LDO3

2.8

3.3

100

LCD 3.3V供电输入

LDO4

2.8

3.3

100

心率3.3V供电输入

HVSW1

2.8

5

150

模拟Class-K PA供电输入

HVSW2

2.8

5

150

GPS供电输入

上电时序和复位

SF32LB56xU芯片PMU内部集成了POR(Power on reset)和BOR(Brownout reset)功能，具体要求如图4-1所示。

../_images/SF32LB56xU-PORBOR.png
图4-1 上/下电时序图



系统上电，PVDD上升到1.5V，系统完成POR；当PVDD下降到触发BOR的电压值（2.5V-1.5V可配置）时，PMU输出复位信号，系统复位。

典型电源电路

推荐使用SF30147C给SF32LB56xU及各种外设供电，电路图参考如图4-2所示，具体说明参见表4-3。

../_images/SF32LB56xU-30147.png
图4-2 SF30147C供电图



SF32LB56xU系列芯片内置1路BUCK输出，如图4-3所示。

../_images/SF32LB56xU-BUCK.png
图4-3 内置BUCK电路图



SF32LB56xU系列芯片内置4路LDO，如图4-4所示。

../_images/SF32LB56xU-LDO.png
图4-4 内置LDO电路图



处理器BUCK电感选择要求

重要

功率电感关键参数

L(电感值) = 4.7uH ± 20%，DCR(直流阻抗) ≦ 0.4 ohm，Isat(饱和电流) ≧ 450mA。

电池及充电控制

运动手表一般内置一块聚合物锂电池包，整个电源系统需要增加一套充电电路来完成电池的充电。

典型的充电电路由保护电路(EOS、ESD和OVP保护)、充电管理芯片和电池等组成。图4-1电路中的充电管理芯片不带路径管理功能，系统电源和电池挂在一起，由于VBAT供电的模块漏电功耗偏大，不满足Shipping Mode的功耗要求，故不支持Shipping Mode。

../_images/sf32lb56xU-CHG-1.png
图4-5 典型充电电路一



如图4-6所示，充电管理芯片的涓流充电电流必须大于i1+i2，才能实现对过放电池的充电，如果涓流充电电流小于i1+i2，导致无法对过放的电池进行充电。

../_images/sf32lb56xU-CHG-2.png
图4-6 过放电池充电电路示意图



如图4-7所示，如果VBAT后端系统开机，正常工作，充电管理芯片的恒流充电电流必须大于i1+i2，如果小于i1+i2，充电管理芯片和电池均会对后端系统供电，导致无法对电池充满电。

../_images/sf32lb56xU-CHG-3.png
图4-7 充电管理芯片充电电流偏小示意图



图4-8电路中充电管理芯片是带路径管理的复杂芯片，可以支持Shipping Mode。由于VSYS对系统供电和对VBAT充电时分开的，即使电池过放，也不影响对后面系统的供电。

../_images/sf32lb56xU-CHG-4.png
图4-8 典型充电电路二



如何降低待机功耗

为了满足手表产品的长续航要求，建议硬件设计上利用负载开关对各个功能模块进行动态电源管理；如果是常开的模块或通路，选择合适的器件以降低静态电流。 SF32LB56xU整个系统需要3.3V和1.8V两种电源来供电，其中：

  • 主芯片SF32LB56xU部分管脚常供3.3V和1.8V电源；

  • 外围器件接口电平推荐1.8V；

  • 其他各个模块通过负载开关来做电源开关管理，且默认关闭。

如图4-5、4-6和4-7所示，根据外设器件选型不同，SF32LB56xU有低、中、高三种系统功耗的供电拓扑方式。如图4-9所示，SF32LB56xU的PVDD和VDDIO1-4都输入1.8V，外设选择接口电平为1.8V的器件，相对于其他两种供电拓扑方式，系统整体功耗最低。如图4-10所示，MCU保持供1.8V电源，外设选择接口电平为3.3V的器件，系统整体功耗要比图4-9的方式有所增加。如图4-11所示，除了片内PSRAM供电管脚VDDIO1供1.8V外，外设器件和MCU都供3.3V，相比前两种方式，系统整体功耗为最高。用户可以根据器件选型和系统功耗的需求来选择采用哪种供电拓扑方式。

设计时要注意，控制负载开关的GPIO管脚的硬件默认电平值要和负载开关的使能电平值一致，保证负载开关默认关闭；负载开关的使能管脚建议留一个上拉或下拉电阻，推荐电阻阻值为1M欧姆。

../_images/SF32LB56xU-1V8-INTERFACE.png
图4-9 SF32LB56xU 1.8V外设电源拓扑图



../_images/SF32LB56xU-3V3-INTERFACE-1.png
图4-10 SF32LB56xU 3.3V外设电源拓扑图一



../_images/SF32LB56xU-3V3-INTERFACE-2.png
图4-11 SF32LB56xU 3.3V外设电源拓扑图二



复位问题

SF32LB56xU芯片PMU内部集成了POR(Power on reset)和BOR(Brownout reset)功能，具体要求如图4-12所示。

../_images/SF32LB56xU-PORBOR.png
图4-12 上/下电时序图



系统上电，PVDD上升到1.5V，系统完成POR；当PVDD下降到触发BOR的电压值（2.5V-1.5V可配置）时，PMU输出复位信号，系统复位。

启动模式

SF32LB56xU系列芯片提供一个Mode管脚来配置启动模式，内部有下拉，不使用时可悬空，参考电路图如图4-13所示：

../_images/SF32LB56xU-MODE.png
图4-13 Mode管脚推荐电路图



注意

Mode管脚定义：

=1，系统启动时进入下载模式，不会进入用户程序；

=0，系统启动时rom会检查是否存在用户程序，存在就进入用户程序，否则就进入下载模式。

注意事项：

  1. Mode的电压域是和VDDIO2同一电压域；

  2. Mode管脚在量产板上必须留测试点，程序下载或校准晶体时要用到，可以不用预留跳线；

  3. Mode管脚在测试板上建议要预留跳线，程序死机后方便从下载模式启动下载程序。

处理器工作模式及唤醒源

SF32LB56xU系列芯片HCPU和LCPU都支持表4-4中的多种工作模式。

表4-4 CPU工作模式列表

工作模式

CPU

外设

SRAM

IO

LPTIM

唤醒源

唤醒时间

Active

Run

Run

可访问

可翻转

Run

WFI/WFE

Stop

Run

可访问

可翻转

Run

任意中断

< 0.5us

DEEPWFI

Stop

Run

可访问

可翻转

Run

任意中断

< 5us

Light sleep

Stop

Stop

不可访问， 全保留

电平保持

Run

RTC，GPIO，LPTIM, 跨系统， 蓝牙，比较器

< 100us

Deep sleep

Stop

Stop

不可访问， 全保留

电平保持

Run

< 300us

Standby

Reset

Reset

不可访问， LP全保留，HP只保留160KB

电平保持

Run

RTC，按键，LPTIM， 跨系统，蓝牙

1.5ms+recovery

Hibernate rtc

Reset

Reset

数据不保留

高阻

Reset

RTC，按键

> 2ms

Hibernate pin

Reset

Reset

数据不保留

高阻

Reset

按键

> 2ms

如表4-5所示，全系列芯片支持8个可唤醒中断源，可以唤醒大核或小核CPU。

表4-5 可唤醒中断源列表

中断源

管脚

详细描述

WKUP_PIN0

PB32

中断信号0

WKUP_PIN1

PB33

中断信号1

WKUP_PIN2

PB34

中断信号2

WKUP_PIN5

PA50

中断信号5

WKUP_PIN6

PA51

中断信号6

WKUP_PIN10

PBR0

中断信号10

WKUP_PIN11

PBR1

中断信号11

WKUP_PIN12

PBR2

中断信号12

时钟

SF32LB56xU系列芯片需要外部提供2个时钟源，48MHz主晶体和32.768KHz RTC晶体，晶体的具体规格要求和选型请参见表4-6，表4-7所示。

重要

晶体关键参数

表4-6 晶体规格要求

晶体

晶体规格要求

详细描述

48MHz

CL≦12pF（推荐值7pF） △F/F0≦±10ppm ESR≦30 ohms（推荐值22ohms）

晶振功耗和CL,ESR相关,CL和ESR越小功耗越低，为了最佳功耗性能，建议采用推荐值CL≦7pF，ESR≦22 ohms. 晶体旁边预留并联匹配电容,当CL<9pF时，无需焊接电容.

32.768KHz

CL≦12.5pF（推荐值7pF） △F/F0≦±20ppm ESR≦80k ohms（推荐值38Kohms）

晶振功耗和CL,ESR相关,CL和ESR越小功耗越低，为了最佳功耗性能，建议采用推荐值CL≦9pF，ESR≦40K ohms. 晶体旁边预留并联匹配电容,当CL<12.5pF时，无需焊接电容.

晶体推荐

表4-7 推荐晶体列表

型号

厂家

参数

E1SB48E001G00E

Hosonic

F0 = 48.000000MHz，△F/F0 = -6 ~ 8 ppm， CL = 8.8 pF，ESR = 22 ohms Max TOPR = -30 ~ 85℃，Package =（2016 公制）

ETST00327000LE

Hosonic

F0 = 32.768KHz，△F/F0 = -20 ~ 20 ppm， CL = 7 pF，ESR = 70K ohms Max TOPR = -40 ~ 85℃，Package =（3215 公制）

SX20Y048000B31T-8.8

TKD

F0 = 48.000000MHz，△F/F0 = -10 ~ 10 ppm， CL = 8.8 pF，ESR = 40 ohms Max TOPR = -20 ~ 75℃，Package =（2016 公制）

SF32K32768D71T01

TKD

F0 = 32.768KHz，△F/F0 = -20 ~ 20 ppm， CL = 7 pF，ESR = 70K ohms Max TOPR = -40 ~ 85℃，Package =（3215 公制）

注：SX20Y048000B31T-8.8的ESR略大，静态功耗也会略大些。

PCB走线时，在晶体下面至少挖掉第二层的GND铜来减少时钟信号上的寄生负载电容。

射频

SF32LB56xU系列芯片射频PCB走线要求为50ohms特征阻抗，如果天线是匹配好的，射频上无需再增加额外器件。设计时建议预留π型匹配网络用来杂散滤波。请参考图4-14所示电路。

../_images/sf32lb56xU-RF-diagram.png
图4-14 射频电路图



大小核处理器如何接外设

SF32LB56xU系列芯片内部有2个处理器系统，其中PAx的GPIO接到HCPU系统，PBx的GPIO接到LCPU系统；HCPU可以访问LCPU的所有外设资源，LCPU不推荐访问HCPU的资源。HCPU最高可以跑到240HMz主频，用来提供高性能运算、图形处理和高分辨率/帧率显示，外挂存储器、显示接口和其他高功耗的设备需要接到HCPU上。

LCPU常规跑48M@0.9V，最高可以跑到96M@1.1V，用来处理BLE的协议栈和低功耗模式下的心率和加速度传感器控制、充电和PMIC管理、电压监测和开关机管理。

显示

SF32LB56xU系列芯片支持3-Line SPI、4-Line SPI、Dual data SPI、Quad data SPI和串行JDI 接口。支持16.7M-colors（RGB888）、262K-colors（RGB666）、65K-colors（RGB565）和 8-color（RGB111）Color depth模式。最高支持1024RGBx1024 分辨率。LCD driver支持列表如表4-8所示。

表4-8 LCD driver支持列表

型号

厂家

分辨率

类型

接口

RM69090

Raydium

368*448

Amoled

3-Line SPI，4-Line SPI，Dual data SPI， Quad data SPI，MIPI-DSI

RM69330

Raydium

454*454

Amoled

3-Line SPI，4-Line SPI，Dual data SPI， Quad data SPI，8-bits 8080-Series MCU ，MIPI-DSI

ILI8688E

ILITEK

368*448

Amoled

Quad data SPI，MIPI-DSI

SH8601A

晟合技术

454*454

Amoled

3-Line SPI，4-Line SPI，Dual data SPI， Quad data SPI，8-bits 8080-Series MCU ，MIPI-DSI

SPD2012

Solomon

356*400

TFT

Quad data SPI

GC9C01

Galaxycore

360*360

TFT

Quad data SPI

ST77903

Sitronix

400*400

TFT

Quad data SPI

SPI/QSPI 显示接口

SF32LB56xU系列芯片支持 3/4-wire SPI和Quad-SPI 接口来连接LCD显示屏，各信号描述如表4-9所示。

表4-9 SPI/QSPI屏信号连接方式

SPI信号

SF32LB56XU管脚

SS6700A管脚

详细描述

CSX

PA36

PA36

使能信号

WRX_SCL

PA37

PA37

时钟信号

DCX

PA39

PA39

4-wire SPI 模式下的数据/命令信号 Quad-SPI 模式下的数据1

SDI_RDX

PA38

PA38

3/4-wire SPI 模式下的数据输入信号 Quad-SPI 模式下的数据0

SDO

PA38

PA38

3/4-wire SPI 模式下的数据输出信号 请和SDI_RDX短接到一起

D0

PA40

PA40

Quad-SPI 模式下的数据2

D1

PA41

PA41

Quad-SPI 模式下的数据3

REST

PA05

PB04

复位显示屏信号

TE

PA33

PA33

Tearing effect to MCU frame signal

JDI 显示接口

SF32LB56xU系列芯片支持 串行JDI 接口来连接LCD显示屏，如表4-10所示。

表4-10 串行JDI屏信号连接方式

JDI信号

管脚

详细描述

JDI_SCS

PA39

Chip Select Signal

JDI_SCLK

PA41

Serial Clock Signal

JDI_SO

PA40

Serial Data Output Signal

JDI_DISP

PA36

Display ON/OFF Switching Signal

JDI_EXTCOMIN

PA38

COM Inversion Polarity Input

触摸和背光接口

SF32LB56xU系列芯片支持I2C格式的触摸屏控制接口和触摸状态中断输入，同时支持1路PWM信号来控制背光电源的使能和亮度，如表4-11所示。

表4-11 触摸和背光控制连接方式

触摸屏和背光信号

管脚

详细描述

Interrupt

PA50

触摸状态中断信号（可唤醒）

I2C1_SCL

PA48

触摸屏I2C的时钟信号

I2C1_SDA

PA49

触摸屏I2C的数据信号

BL_PWM

PA31

背光PWM控制信号

Reset

PB18

触摸复位信号

存储

SF32LB56xU外接存储器

SF32LB56xU支持SPI Nor/Nand和SD Nand Flash外设，其中SPI Nor/NAND Flash采用MPI接口，SD NAND Flash采用SD接口，这几种类型的Flash芯片物理管脚完全兼容。接口定义如表4-12，4-13所示，表中的PA06~PA11这几个GPIO供电管脚是VDDIO3，独立于其他GPIO的电压域。可以根据外设flash的接口电平来设定VDDIO3。

MPI的信号定义如表4-13所示，SD的信号定义如表4-14所示。

表4-12 SPI Nor/Nand Flash信号连接

Flash 信号

I/O信号

详细描述

CS#

PA06

Chip select, active low.

SO

PA07

Data Input (Data Input Output 1)

WP#

PA08

Write Protect Output (Data Input Output 2)

SI

PA09

Data Output (Data Input Output 0)

SCLK

PA10

Serial Clock Output

Hold#

PA11

Data Output (Data Input Output 3)

备注

SPI NAND Flash的Hold#管脚需要通过10K电阻上拉到SPI NAND Flash的供电电源。

表4-13 SD Nand Flash信号连接

Flash 信号

I/O信号

详细描述

SD2_CMD

PA09

命令信号

SD2_D1

PA11

数据1

SD2_D0

PA10

数据0

SD2_CLK

PA08

时钟信号

SD2_D2

PA06

数据2

SD2_D3

PA07

数据3

按键

SF32LB56xU系列芯片开关机信号使用PB32，这样可以把短按开关机功能和长按复位功能合并到一个按键上。如图4-15所示，设计上采用高电平有效方式，长按复位功能需要长按10s以上芯片会自动复位。

SF32LB56xU系列芯片支持功能按键输入以及旋钮信号输入，按键或旋钮信号需要上拉。按键用法如图4-16所示。也可以支持光追踪传感器，推荐使用I2C4接口，信号连接如表4-14所示。

表4-14 光追踪传感器信号连接

I2C信号

I/O

详细描述

SDA

PA18

光追踪传感器I2C 数据信号

SCL

PA17

光追踪传感器I2C 时钟信号
../_images/sf32lb56xU-PWRKEY.png
图4-15 开关机按键电路图



../_images/sf32lb56xU-ENCKEY.png
图4-16 功能按键或旋钮电路图



备注

一般的机械旋钮编码开关，有旋转后开关不能恢复到关闭状态，所以上拉电阻接的电源要求在待机时可以关闭，防止漏电。

振动马达

SF32LB56xU系列芯片支持多路PWM输出，可以用做振动马达的驱动信号。图4-17所示为推荐电路，如果马达震动时的电流不会引起系统的不稳定，也可以直接使用VBAT供电。

../_images/sf32lb56xU-VIB-diagram.png
图4-17 振动马达电路示意图



音频接口

SF32LB56xU系列芯片的音频相关接口，如表4-15所示，音频接口信号有以下特点：

  1. 支持一路差分ADC输入，外接模拟MIC，中间需要加容值至少2.2uF的隔直电容，模拟MIC的电源接芯片MIC_BIAS电源输出脚；

  2. 支持一路差分DAC输出，外接模拟音频PA， DAC输出的走线，按照差分线走线，做好包地屏蔽处理，还需要注意：Trace Capacitor < 10pF, Length < 2cm。

表4-15 音频信号连接方式

音频信号

I/O

详细描述

AU_ADC1P

ADCP

差分P或单端模拟MIC输入

AU_ADC1N

ADCN

差分模拟MIC输入N或GND

AU_DAC1P

DACP

差分模拟输出P

AU_DAC1N

DACN

差分模拟输出N

SF32LB56xU系列芯片模拟MEMS MIC推荐电路如图4-18所示，模拟ECM MIC 单端推荐电路如图4-19所示，模拟ECM MIC 差分推荐电路如图4-20所示，其中AU_ADC1P，AU_ADC1N是连接到SF32LB56XU的ADC输入管脚。

../_images/sf32lb56xU-SCH-MIC.png
图4-18 模拟MEMS MIC输入电路图



../_images/sf32lb56xU-SCH-ECMS.png
图4-19 模拟ECM单端输入电路图



../_images/sf32lb56xU-SCH-ECMD.png
图4-20 模拟ECM差分输入电路图



SF32LB56xU系列芯片的模拟音频输出推荐电路如图4-21所示，注意虚线框内的差分低通滤波器要靠近芯片端放置 。

../_images/sf32lb56xU-SCH-AUPA.png
图4-21 模拟音频PA电路图



PBR接口说明

SF32LB56xU系列芯片提供3个PBR接口，其主要特点：

  1. PBR0在开机阶段会从0变1， 用来做某些外部LSW控制，PBR1-PBR2都是默认输出0；

  2. PBR0-PBR2无论是standby还是hibernate，都可以做输出；

  3. PBR0-PBR2可以输出LPTIM信号；

  4. PBR1-PBR2可以输出32K时钟信号；

  5. PBR0-PBR2可以配置为输入，用来做唤醒信号输入，MCU醒的时候，收不到中断。

传感器

SF32LB56xU系列芯片支持心率，加速度传感器等，设计中，需要注意心率，加速度传感器的I2C，SPI，控制接口，中断唤醒等接口，推荐使用LCPU的PB接口。心率和加速传感器的供电电源，采用SF30147C的LVSWx或LDO输出，可以实现供电电源根据需要进行开关。

UART和I2C管脚设置

SF32LB56xU系列芯片支持任意管脚UART和I2C功能映射，所有的PA接口都可以映射成UART或I2C功能管脚。PB口除了PB32/33/34和PBR0/1/2外，所有的IO都可以映射成UART或I2C功能管脚。

GPTIM管脚设置

SF32LB56xU系列芯片支持任意管脚GPTIM功能映射，所有的PA接口都可以映射成GPTIM功能管脚。PB口除了PB32/33/34和PBR0/1/2外，所有的IO都可以映射成GPTIM功能管脚。

调试和下载接口

SF32LB56xU系列芯片支持Arm®标准的SWD调试接口，可以连接到EDA工具上进行单步运行调试。如图4-22所示，连接SEEGER® J-Link® 工具时需要把调试工具的电源修改为外置接口输入，通过SF32LB56xU电路板给J-Link工具供电。

SF32LB56xU系列有1路SWD进行调试信息输出，具体请参考表4-16。

表4-16 调试口连接方式

SWD信号

管脚

详细描述

SWCLK

PB15

JLINK时钟信号

SWDIO

PB13

JLINK数据信号
../_images/sf32lb56xU-SCH-SWD.png
图4-22 调试接口电路图



产线烧录和晶体校准

思澈科技提供脱机下载器来完成产线程序的烧录和晶体校准。

硬件设计时，请注意至少预留测试点：VBAT、GND、VDDIO2、Mode、SWDIO、SWCLK、RXD4、TXD4，PB20或PB21或PB25。

​详细的烧录和晶体校准见“**_脱机下载器使用指南.pdf”文档，包含在开发资料包中。

原理图和PCB图纸检查列表

见“Schematic checklist.xlsx”和“PCB checklist.xlsx”文档，包含在开发资料包中。

PCB设计指导

PCB 封装设计

封装尺寸

SF32LB56xU芯片的封装QFN68L封装，封装尺寸：7mmX7mmx0.75mm 管脚数：68；PIN 间距：0.35mm, 详细尺寸如图5-1所示。

../_images/sf32lb56xU-pod.png
图5-1 QFN68L封装尺寸图



封装形状

../_images/sf32lb56xU-PCB-decal.png
图5-2 QFN68L封装形状图



焊盘设计

../_images/sf32lb56xU-PCB-decal-pad.png
图5-3 QFN68L封装PCB焊盘设计参考



封装PINOUT/BALLMAP

SF32LB56xU的QFN68L封装PINOUT信息，如图5-4所示。

../_images/sf32lb56xU-ballmap.png
图5-4 SF32LB56xU封装PINOUT信息



PCB 叠层设计

SF32LB56xU系列芯片布局支持单双面，QFN封装 PCB支持PTH，推荐采用4层PTH，推荐参考叠层结构如图5-5所示。

../_images/sf32lb56xU-PCB-STACK.png
图5-5 参考叠层结构图



PCB通用设计规则

PTH 板PCB通用设计规则如图5-6所示，单位为mm。

../_images/sf32lb56xU-PCB-RULE.png
图5-6 通用设计规则



芯片走线扇出

QFN 封装扇出所有管脚全部通过表层 扇出，如图示5-7。

../_images/sf32lb56xU-PCB-FANOUT-T.png
图5-7 表层扇出参考图



时钟接口走线

晶体需摆放在屏蔽罩里面，离PCB 板框间距大于1mm,尽量远离发热大的器件，如 PA，Charge，PMU等电路器件，距离最好大于5MM以上，避免影响晶体频偏，晶体电路禁布区间距大于0.25mm避免有其它金属和器件，如图5-8所示。

../_images/sf32lb56xU-PCB-CRYSTAL.png
图5-8 晶体布局图



48MHz晶体走线建议走表层长度要求控制在3-10mm区间,线宽0.075mm,必须立体包地处理，并且其走线需远离VBAT，DC/DC及高速信号线。48MHz晶体区域下方表层及临层做禁空处理，禁止其它走线从其区域走，如图5-9，5-10，5-11所示。

../_images/sf32lb56xU-PCB-48M.png
图5-9 48MHz晶体原理图



../_images/sf32lb56xU-PCB-48M-M.png
图5-10 48MHz晶体走线模型



../_images/sf32lb56xU-PCB-48M-REF.png
图5-11 48MHz晶体走线参考



32.768KHz晶体建议走表层，走线长度控制≤10mm,线宽0.075mm,32K_XI/32_XO平行走线间距≥0.15mm,必须立体包地处理，晶体区域下方表层及临层做禁空处理，禁止其它走线从其区域走， 如图5-12，5-13，5-14所示。

../_images/sf32lb56xU-PCB-32K.png
图5-12 32.768KHz晶体原理图



../_images/sf32lb56xU-PCB-32K-M.png
图5-13 32.768KHz晶体走线模型



../_images/sf32lb56xU-PCB-32K-REF.png
图5-14 32.768KHz晶体走线参考



射频接口走线

射频匹配电路要尽量靠近芯片端放置，不要靠近天线端放置，AVDD_BRF射频电源其滤波电容尽量靠近芯片管脚放置，电容接地PIN 脚打孔直接接主地，RF信号的π型网络的原理图和PCB分别如图5-15，5-16所示。

hardware/assets/56xV/sf32lb56xU-SCH-π.png
图5-15 π型网络电路原理图



hardware/assets/56xV/sf32lb56xU-PCB-π.png
图5-16 π型网络PCB布局



射频线建议走表层，避免打孔穿层影响RF 性能，线宽最好大于10mil，需要立体包地处理，避免走锐角和直角，射频线两边多打屏蔽地孔，射频线需做50欧阻抗控制，如图5-17, 5-18所示。

hardware/assets/56xV/sf32lb56xU-SCH-RF-R.png
图5-17 RF信号电路原理图



hardware/assets/56xV/sf32lb56xU-PCB-RF-R.png
图5-18 RF信号PCB走线



音频接口走线

AVDD33_AUD 为音频接口供电的管脚，其滤波电容靠近其对应管脚放置，滤波电容接地脚良好接主地，AVDD33_ANA和AVDD33_AUD 电源走线都需要包地处理，是否远离大电流强干扰信号，两路电源星型走线，避免音频的TDD噪声，如图5-19所示。

../_images/sf32lb56xU-PCB-AU-PWR.png
图5-19 音频电路电源参考走线



MIC_BIAS 为音频接口麦克风的供电电路，其对应滤波电容靠近对应管脚放置，滤波电容接地脚良好接主地 AUD_VREF 滤波电容靠近管脚放置，如图5-20所示。

../_images/sf32lb56xU-PCB-AU-BIAS.png
图5-20 音频电路电源滤波电路PCB设计



ADCP/ADCN模拟信号输入，对应电路器件尽量靠近对应管脚放置，每一路P/N需要按照差分线形式走线，走线线长尽量短，差分对走线做立体包地处理，其它接口强干扰信号，远离其走线，如图5-21所示。

../_images/sf32lb56xU-PCB-AU-ADC.png
图5-21 模拟音频输入参考走线



DACP/DACN 为模拟信号输出，对应电路器件尽量靠近对应管脚放置，每一路P/N需要按照差分线形式走线，走线线长尽量短，走线寄生电容小于10pf, ,差分对走线需做立体包地处理，其它接口强干扰信号，远离其走线，如图5-22所示。

../_images/sf32lb56xU-PCB-AU-DAC.png
图5-22 模拟音频输出参考走线



USB 接口走线

USB 走线必须先过ESD器件管脚，然后再到芯片端，要保证ESD 器件接地PIN 良好连接主地，PA17(USB DP)/PA18(USB_DN) 按照差分线形式走线，按照90欧差分阻抗控制，并做立体包处理，如图5-23所示。图5-24为USB信号的元件布局参考图和PCB走线模型。

../_images/sf32lb56xU-PCB-USBS.png
图5-23 USB信号PCB设计



../_images/sf32lb56xU-PCB-USBM.png
图5-24 USB信号的元件布局参考图和USBPCB走线模型



SDIO 接口走线

SF32LB56xU 提供1个SDIO接口，所有的SDIO 信号走线在一起，避免分开走，整个走线长度≤50mm, 组内长度控制≤6mm. SDIO接口时钟信号需立体包地处理，DATA和CM 信号也需要包地处理，如图5-25，5-26所示。

../_images/sf32lb56xU-SCH-SDIOM.png
图5-25 SDIO接口电路图



../_images/sf32lb56xU-PCB-SDIOM.png
图5-26 SDIO PCB走线模型



DC-DC 电路走线

DC-DC电路功率电感和滤波电容必须靠近芯片的管脚放置，BUCK_LX 走线尽量短且粗，保证整个DC-DC 电路回路电感小，所有的DC-DC输出滤波电容接地脚多打过孔连接到主地平面；BUCK_FB 管脚反馈线不能太细，必须大于0.25mm,功率电感区域表层禁止铺铜，临层必须为完整的参考地，避免其它线从电感区域里走线，如图5-27所示。

../_images/sf32lb56xU-PCB-DCDC.png
图5-27 DC-DC 关键器件PCB布局图



电源供电走线

PVDD为芯片内置PMU 模块电源输入脚，对应的电容必须靠近管脚放置，走线尽量的粗，不能低于0.5mm; PVSS 为PMU模块接地脚，必须通过过孔连接到主地，避免浮空影响整个PMU 性能，如图5-28所示。

../_images/sf32lb56xU-PCB-PVDD.png
图5-28 PVDD输入走线



LDO和 IO 电源输入走线

所有的LDO输出和IO 电源输入管脚滤波电容靠近对应的管脚放置，其走线宽必须满足输入电流要求，走线尽量短粗，从而减少电源纹波提高系统稳定性；如图5-29所示。

../_images/sf32lb56xU-PCB-LDO.png
图5-29 LDO和IO输入电源走线



其它接口走线

管脚配置为GPADC 管脚信号，必须要求立体包地处理，远离其它干扰信号，如电池电量电路，温度检查电路等。如图5-30所示。

PBR0-2管脚均可配置为时钟输出管脚信号网络，必须要求立体包地处理，远离其它干扰信号，如32K 输出等，如图5-31所示。

EMI&ESD 走线

避免屏蔽罩外面表层长距离走线，特别是时钟，电源等干扰信号尽量走内层，禁止走表层；ESD 保护器件必须靠近连接器对应管脚放置，信号走线先过ESD 保护器件管脚，避免信号分叉，没过ESD 保护管脚，ESD器件接地脚必须保证过孔连接主地，保证地焊盘走线短且粗，减少阻抗提高ESD器件性能。

其它

USB 充电线测试点必须放置在TVS 管前面，电池座TVS 管 放置在平台前面 其走线必须保证先过TVS 然后再到芯片端，如图5-30所示。

../_images/sf32lb56xU-TVS.png
图5-30 电源TVS布局参考



TVS 管接地脚尽量避免走长线再连接到地，如图5-31所示。

../_images/sf32lb56xU-EOS.png
图5-31 TVS走线参考



Q&A

问题1：为什么在Mode = 1 启动时，有些GPIO的默认状态和SPEC描述不同？

答：Mode = 1 启动会进入下载模式，会把外接Flash的MPI3相关GPIO的状态更改。

问题2：为什么焊接电池时可能会造成死机呢？如何避免？

答：由于烙铁的接地不好，可能浪涌冲击导致死机。可以在电池接口上加防浪涌和静电保护，烙铁做良好接地处理就可以避免这些问题。

修订历史

版本

日期

发布说明

0.0.1

3/2025

Draft版本